这次小编给大家整理了用负阻原理设计高稳定度VCO，本文共3篇，供大家阅读参考，也相信能帮助到您。本文原稿由网友“SaintYon”提供。
篇1：用负阻原理设计高稳定度VCO
用负阻原理设计高稳定度VCO
摘要：介绍了利用负阻原理、采用改进型克拉泼电路设计的高稳定度LC压控振荡器（VCO），其频率范围为180MHz~210MHz。用ADS进行了仿真，最后给出了测量结果，实际表明它们是一致的。该电路采用相角补偿，提高了频率稳定度，降低了相位噪声。该方法设计简单、调试方便、成本低。关键词：负阻 VCO 克拉泼电路 相位噪声
压控振荡器(VC0)是锁相环路的重要组成部分。随着电子技术的发展，(本网网收集整理)出现了许多集成的VCO芯片。考虑到高频率稳定度、低相噪的要求，这里采用Agilent公司生产的低噪声晶体管HBFP0450来设计VCO。常用的VCO一般有三种：晶体压控振荡器、LC压控振荡器和RC压控振荡器。对于超高频段的VCO，采用LC振荡器形式；为了提高频率稳定性，采用了克拉泼电路，并进行了相角补偿。
1 负阻振荡原理
这里采用负阻方法来设计压控振荡器，负阻振荡原理图如图1所示。
图中，ZIN是晶体管电路的输入阻抗，RIN和XIN分别是输入电阻和电抗；ZL是负载阻抗，RL和XL分别是负载电阻和电抗。 根据振荡原理，起振条件是：
RIN+RL<0 （1）
振荡的平衡条件是
RIN+RL =0 （2）
XIN+XL=0 （3）
2 设计与仿真
2．1 起振与振荡的仿真
这里用ADS来仿真电路，采用改进型克拉泼电路形式，具体电路如图2所示。选用高增益、低噪声的HBFP0450作为三端器件，它在200MHz工作频率上有20dB的增益，从而保证了较大的振荡幅度。供电电压为5V，通过R1、R2和R3来确定静态工作点，工作电流选定为10mA，Vce为2．5V。
交流等效电路如图3所示。L1、C4和C5串联可以等效成一个电感，从而满足，电容三端振荡器的相位条件。L1、C4、C5、C6、C7构成了谐振回路，振荡频率主要由这五个元件所决定。频率计算公式如下：
式中，L1为线圈绕制电感，Q值为39。C为C4、C5、C6和C7串联后的等效电容， 由于C4< 从图4(a)的仿真结果可以看出，在200MHz附近，及RIN+RL <0，所以满足起振条件，由于RIN的负阻比较大，所以提供交流能量的能力比较强，故振荡的幅度会比较大，这一点在后面的`仿真和测试中可以得到证实。从图4(b)可以看出，当f为200MHz左右时，XIN+XL=0，从而满足相位平衡条件，它决定了振荡的频率。 2．2 相角补偿 三极管振荡器要满足相位平衡条件：φY+φZ +φF=2nπ(n二0，1，2，3，…)，由于φY+φF通常不等于0，所以就要求回路工作于失谐状态，以产生一个谐振回路相角φZ来对φY和φF，进行平衡。也就是说，由于电路中有源器件、寄生参量以及阻隔元件等的影响，使得振荡器的实际工作频率严格来讲并不等于回路的固有谐振频率，因此，谐振回路等效阻抗Zp并不会呈现纯阻抗。所以，一般振荡器的振荡回路总是处于微小失谐状态。我们知道，并联谐振回路具有负斜率的相频特性，即 <0，当振荡器工作在回路谐振频率上时，它对频率的稳定性能最佳。而当它工作在失谐状态时，会使得振荡器的频率稳定度与效率都降低。在此，采用相角补偿法来提高压控振荡器的频率稳定度和效率。 由参考文献[ 3]可知，在集电极串入一个电感为Lc=-L/F的补偿元件，就可以实现相角补偿(φZ =0)。其中，L为谐振回路电感值，F为反馈系数，即F=C7/6。和输出回路的C8、C9、L2可以构成等效电感LC，从而进行相角补偿，使得振荡器工作在LC回路的谐振频率上。当输出回路等效为电容时， 通过实际测量，在频率214．64859MHz上的稳定度为9．3631e-4；而等效为电感时，在214．26046MHz上的稳定度为4．2278e-4。可见用等效电感进行相角补偿后，稳定度大约提高了一倍。C8、C9和L2同时构成了输出网络，对高次谐波有很好的抑制作用，并使基波输出功率平坦化。 图4 从图5可以看出，压控振荡器的输出频率范围为175MHz~217MHz，基波(频率为214MHz时)输出功率为7．911dBm，二 次 谐 波 为 -16．368dBm，可见有效地抑制了谐波分量。在实际应用中，对谐波滤除的要求比较高，可以在输出端接入宽带滤波器，其电路原理图和仿真结果见图6。这样，可以更有效地滤除高次谐波，同时有利于输出匹配，减小负载对输出功率的影响。 2．3 相噪分析 参考文献[5]给出・了LC压控振荡器的相位噪声表达式： 式中，fm为频偏，KVCO为VCO控制灵敏度，f0为振荡频率，Q为品质因数，F为晶体管的噪声系数，K为波尔兹曼常数，T为工作温度，Ps为振荡信号功率，fc为闪烁噪声拐角频率，Vm为低频噪声源的总幅度。从式(5)可以看出，选择噪声系数小的放大管、增加谐振回路有载Q值、减小VCO控制灵敏度、提高输出信号功率都可以降低相位噪声。通过减小变容管在谐振回路中的接入系数，可以有效减小VCO控制灵敏度，但是也会导致频率覆盖范围的减小，所以要适当选择接入系数。该VCO输出频率为200MHz时，变容管接入系数为0．63。通过适当调整输出回路的电感和分压电容，可以提高负载阻抗，从而有效地提高输出功率，以达到降低相位噪声的目的。通过软件仿真，在频偏10kHz处的输出相位噪声为-101．3dBc／Hz，在100kHz处的相位噪声为-122．5dBc／Hz。 图5 3 调试与测量 在软件仿真的基础上，将元件参数做些细微调整，就可以获得满意的结果。通过测量，可以得到如下性能参数： (1)频率范围：175MHz~213MH (2)调谐灵敏度：7MHz／V (3)电源电压：5V (4)工作电流：10mA (5)控制电压：0~5V (6)输出功率：6~8dBm (7)相位噪声：-95dBc／Hz@10kHz，-115dBc／Hz@100kHz 从图(7)的测量结果可以看出，频率范围、输出功率和相位噪声等指标与软件仿真结果一致。 根据负阻原理，利用ADS仿真可以快速地设计出高稳定度、低相噪的超高频段VCO。这种方法简单、便捷，由于元件具有误差，仿真之后做些细微调整就可以得到满意的效果。用三极管制作VCO，易于调试、成本低。该方法也适用于其它频段。 用负阻原理设计高稳定度VCO 关键词：负阻 VCO 克拉泼电路 相位噪声 压控振荡器(VC0)是锁相环路的重要组成部分。随着电子技术的发展，出现了许多集成的VCO芯片。考虑到高频率稳定度、低相噪的要求，这里采用Agilent公司生产的低噪声晶体管HBFP0450来设计VCO。常用的VCO一般有三种：晶体压控振荡器、LC压控振荡器和RC压控振荡器。对于超高频段的VCO，采用LC振荡器形式；为了提高频率稳定性，采用了克拉泼电路，并进行了相角补偿。 1 负阻振荡原理 这里采用负阻方法来设计压控振荡器，负阻振荡原理图如图1所示。 图中，ZIN是晶体管电路的输入阻抗，RIN和XIN分别是输入电阻和电抗；ZL是负载阻抗，RL和XL分别是负载电阻和电抗。 根据振荡原理，起振条件是： RIN+RL<0 （1） 振荡的平衡条件是 RIN+RL =0 （2） XIN+XL=0 （3） 2 设计与仿真 2．1 起振与振荡的仿真 这里用ADS来仿真电路，采用改进型克拉泼电路形式，具体电路如图2所示。选用高增益、低噪声的HBFP0450作为三端器件，它在200MHz工作频率上有20dB的增益，从而保证了较大的`振荡幅度。供电电压为5V，通过R1、R2和R3来确定静态工作点，工作电流选定为10mA，Vce为2．5V。 交流等效电路如图3所示。L1、C4和C5串联可以等效成一个电感，从而满足，电容三端振荡器的相位条件。L1、C4、C5、C6、C7构成了谐振回路，振荡频率主要由这五个元件所决定。频率计算公式如下： 式中，L1为线圈绕制电感，Q值为39。C为C4、C5、C6和C7串联后的等效电容， 由于C4< 从图4(a)的仿真结果可以看出，在200MHz附近，及RIN+RL <0，所以满足起振条件，由于RIN的负阻比较大，所以提供交流能量的能力比较强，故振荡的幅度会比较大，这一点在后面的仿真和测试中可以得到证实。从图4(b)可以看出，当f为200MHz左右时，XIN+XL=0，从而满足相位平衡条件，它决定了振荡的频率。 [1] [2] [3] 高稳定度和相位噪声的锁相环设计论文 一、引言 本文介绍一种高稳定度和相位噪声的锁相环设计，适用于对频率源指标要求较高，锁定时间要求较低的场合，而且相对于单个高稳定度和相位噪声的频率源来说成本较低。 锁相环电路是一种以消除频率误差为目的的反馈控制电路，它的基本原理是利用相位误差电压取消除频率误差，所以当电路达到平衡之后，虽然有剩余相位误差存在，但频率误差可以降低到零，从而实现无频差的频率跟踪和相位跟踪。而且锁相环电路还具有科研不用电感线圈、易于集成化、性能优越等许多有点，因此广泛用于通信、雷达、制导、导航、仪表和电机都方面。 图1是一个锁相环的构成框图，PLL电路基本上由下述三大部分组成： 鉴相器(phase Detector或phase Comparator)鉴相器用于检测两个输入信号的相位差;环路滤波器(loop Filter)是将鉴相器输出含有纹波的电流信号平均化，将此变换为交流成分少的直流信号的低通滤波器。环路滤波器除滤除纹波功能外，还有一种重要作用，即决定稳定进行PLL环路控制的传输特性;压控振荡器(Voltage Controlled Osillator)就是用输入直流信号控制振荡频率，他是一种可变频率振荡器。 随着电子技术的发展，要求信号的频率越来越稳定，一般的振荡器已经不能满足要求，于是出现了高准确度和高稳定度的时钟振荡源。但是高稳定度的时钟振荡源价格比较昂贵，对于成本的节约上有很大的限制。于是利用锁相环技术产生高精度高稳定度的频率源应运而生，只需要一个成本不高的时钟源和一个高稳晶振就可以实现高精度和高稳定度的时钟频率输出，图2是一个高稳定度锁相环的框图电路。 二、电路框图 本文利用的是单片机STC12C5410AD和鉴相器芯片ADF4001以及一个高稳压控晶振实现锁相环电路，电路框图如图3所示。 1.器件选择 单片机用普通的单片机即可，本设计使用的是STC系列单片机，也可以使用51系列的单片机;ADF4001是AD公司的一款鉴相器芯片，最大输出频率可到200MHz，它内部含有一个13位、一个14位的分频器，可以对输入频率进行分频，使鉴相频率一致;高稳定度的压控晶振可以自己选择，适合自己要求的.，表1是我们自己选择的恒温晶振部分指标。 2.环路设计 环路滤波器的设计是锁相环的重点，它决定了锁相环的指标好坏。环路滤波器的设计关键在环路带宽上，环路带宽会影响锁定时间、相位噪声和短稳等指标。环路带宽与锁定时间成反比关系;大于环路带宽部分的相位噪声由晶振决定，小于环路带宽部分的相位噪声由参考信号决定。环路滤波器的设计方法比较多，各有优势，下面是本设计采用的参数计算方法，环路带宽设置为0.5Hz、相位裕度45°，鉴相频率100kHz。采用三阶无源滤波器。图4是我们的三阶无源滤波器电路。 首先已知相位裕度φ、参考频率fc、鉴相频率fcomp、压控灵敏度Kv、鉴相灵敏度Kφ、输出频率fout、时间常数T31(取0到1之间)。 根据以上公式和已知条件，即可计算除电路中各个元器件的值。当然这只是一种环路滤波器的计算方法，也可以使用AD公司提供的ADIsimPLL软件进行计算，各有优缺点。 一般环路滤波器首选无源滤波器，因为无源滤波器相对于有源滤波器来说，引入的相位噪声更小一点。除非压控电压超出了无源滤波器的输出电压范围，我们才选择有源滤波器。 3.软件部分 4.注意问题 (1)电源 因为我们使用的是高灵敏度的压控晶振，对电压特别敏感，所以在处理电源滤波上要非常到位，特别是ADF4001的供电电压必须适用稳定度高的稳压器，因为供电电压直接影响器件内部电荷泵的电流，从而影响环路输出电压，导致晶振输出稳定度变差。我们在鉴相器电源引脚一次放置0.1uF、0.01uF、100pF的电容，最大限度滤除电源线上的干扰。还在电源线上串一个小电阻，进一步对噪声进行隔离。 (2)VCO的输出功率分配 VCO的输出通过一个简单的电阻网络，将各个端口匹配到50欧姆，如图所示，利用三个18欧姆的电阻组成的T型网络完成。这样做会使B点和C点的功率比A点的功率低6dB，设计中应该注意。图5是输出功率的电阻分配图。 总之，要取得良好的相位噪声和短稳，要在各个方面进行改进，还应该注意以下的问题： 1)PLL芯片工作的电源纹波足够低——不会恶化噪声基底 2)PLL芯片的RF反馈输入(VCO的输出)具有合适的驱动能力——不容许计数器错误计数 3)PLL芯片的REF参考输入具有合适的驱动能力——不容许计数器错误。 4)PLL环路滤波器的电阻不会增加任何额外噪声——不高于热噪声 5)VCO的工作电压纹波足够小——不会恶化由于频率牵引引起的相位噪声。 6)环路滤波器屏蔽足够好——VCO控制线上不会串入其他干扰信号，防止来源于数字电路的窄脉冲信号出现在滤波器的输入端并直接耦合到输出端。 三、测试结果 经过不断的调试。 由测试结果科研看出，经过锁相环之后，稳定度和相位噪声的指标跟晶振的指标基本一致，改善了时钟源的指标。 四、结束语 本文所设计的高稳定度和相位噪声的锁相环设计，适用于对频率源指标要求较高，锁定时间要求较低的场合，而且相对于单个高稳定度和相位噪声的频率源来说成本较低。由于本人水平有限以及研究场合等因素制约，难免会存在一些瑕疵，仍需近深入研究，来实现进一步的完善和提高。 参考文献 [1]姜艳波，等编著.稳态电路与锁相环电路实例——CMOS数字集成电路应用百例[M].化学工业出版社，2009—05. [2]黄智伟.锁相环与频率合成器电路设计[M].西安电子科技大学出版社，2008—10. [3]F.M.Gardner，Phaselock Techniques，2nd ed.，Wiley，New York，1979.篇2：用负阻原理设计高稳定度VCO
篇3：高稳定度和相位噪声的锁相环设计论文
